IBMㆍ삼성, 전력사용 85% 줄인 새로운 반도체 기술 개발

▲ VTFET 웨이퍼 (사진제공=IBM)

IBM과 삼성전자가 15일 수직(Vertical) 트랜지스터 아키텍처를 활용한 신규 반도체 디자인(VTFET)을 발표했다.

기존의 트랜지스터는 반도체 표면에 수평으로 배치돼 전류가 ‘측면 또는 좌우’로 흘렀다. 이와 달리 IBM과 삼성전자는 새로운 VTFET(Vertical Transport Field Effect Transistors) 기술을 통해 칩 표면에 수직으로 트랜지스터를 쌓으며 전류를 ‘수직 또는 상하’로 흐르게 했다. 또 VTFET 공정으로 한정된 면적에 더 많은 트랜지스터를 집적할 수 있게 됐다.

IBM은 이번 신규 반도체 설계를 바탕으로 나노 공정을 뛰어넘는 혁신과 함께 기존 스케일링된 핀펫(finFET) 아키텍처 대비 전력 사용량을 최대 85%까지 절감할 수 있다고 밝혔다. 이는 트랜지스터 접점을 개선해 전류 낭비를 줄이는 동시에 더 많은 전류를 흐를 수 있도록 했기 때문에 가능했다.

무엇보다 새로운 VTFET 아키텍처 개발로 향후 반도체 산업은 △나노 공정 한계 뛰어넘는 반도체 성능 확장 지속 △일주일간 충전 없이 사용할 수 있는 휴대폰 배터리 △암호화폐ㆍ데이터 암호화 등 높은 전력이 요구되는 작업의 전력 사용량 및 탄소 배출량 절감 등 혁신적인 개선을 이룰 것으로 기대된다.

이번에 발표된 혁신적인 반도체 기술은 IBM과 삼성전자가 뉴욕 올버니 나노테크 연구 단지에서 진행한 공동 연구의 결과다. IBM 올버니 나노테크 연구 단지에서 연구원들은 논리 회로의 확장과 반도체 성능의 경계를 넓히기 위해 공공 및 민간 부문 파트너와 긴밀히 협력하고 있다.

무케시 카레(Mukesh Khare) IBM 리서치 하이브리드 클라우드ㆍ시스템 담당 부사장은 “이번에 발표한 기술은 기존의 관습에 도전한 것”으로 “일상과 비즈니스를 개선하고, 환경에 미치는 영향을 줄이는 새로운 혁신이다”라고 말했다.

이어 “현재 반도체 업계가 여러 부문에서 어려움을 겪고 있는 상황에서 IBM과 삼성은 반도체 설계 부문에서의 혁신은 물론 하드 테크를 추구해 나가는 데 함께 노력하고 있다”고 강조했다.

한편 이날 IBM은 삼성이 5nm(나노미터ㆍ1nm=10억 분의 1m) 노드에 기반한 IBM 칩을 생산할 것이라고 밝혔다. 이렇게 생산된 칩은 IBM의 자체 서버 플랫폼에서 활용될 것으로 예상된다.

아울러 삼성이 2018년 IBM의 7nm 칩을 제조할 것이라고 발표한 이후, 해당 칩은 올해 초 IBM 파워10 서버 제품군에 탑재됐다. 올해 초 공개된 IBM 텔럼 프로세서(IBM Telum Processor) 또한 IBM의 설계를 기반으로 삼성이 제조한 제품이다.